TSMC: 첨단 공정의 안정적 진전, 성숙 공정 매출 비중 감소
TSMC: 첨단 공정의 안정적 진전, 성숙 공정 매출 비중 감소
11월 26일, TSMC는 대만 가오슝에서 2nm 신공장의 장비 설치식을 열었다. 이는 TSMC의 첫 번째 가오슝 12인치 웨이퍼 팹으로, 건설에서 생산으로의 전환을 알리는 중요한 이정표다.
가오슝 2nm 팹은 2025년 대량 생산을 목표로 준비 중이다. 운영이 시작되면 신주 바오산 2nm 팹과 함께 세계에서 가장 첨단 칩을 생산할 예정이다. 업계 전문가들은 애플과 AMD와 같은 주요 고객들이 첫 번째 고객이 될 것으로 예상한다.
미국에서는, TSMC의 애리조나 팹 1이 9월에 첫 시험 생산을 완료하여 초기 N4 4nm 웨이퍼를 생산했다. 동시에, 3nm 공정을 사용할 애리조나 팹 2는 월간 25,000장의 웨이퍼 생산 능력을 목표로 하고 있다.
2028년까지, 두 공장의 월간 생산 능력은 합쳐서 60,000장에 이를 것으로 예상된다. 또한, 2nm 이상의 공정을 사용할 세 번째 공장이 2030년까지 완공될 예정이다.
삼성: 첨단 공정의 수율 개선 및 신규 노드로 지속적인 업그레이드
삼성의 3nm 기술은 GAA(Gate-All-Around) 트랜지스터를 처음으로 도입하여 칩 성능과 에너지 효율성을 향상시키는 것을 목표로 한다. 3nm 공정은 1세대 3GAE와 2세대 3GAP 두 가지 버전으로 나뉜다.
업계 소식에 따르면 초기 3GAE 공정의 수율은 50-60%로, 대량 생산에는 충분하지 않다. 3GAP 공정의 수율은 20%로 더 낮지만, 이를 빠르게 개선하기 위한 노력이 진행 중이다.
삼성의 첨단 기술 개발은 주로 한국과 미국에서 이루어지고 있다. 한국에서는 기흥 S1 라인이 65nm에서 8nm까지 저전력 칩을 주로 생산하며, 화성 S3 라인은 10nm에서 2nm까지의 제품을 집중적으로 생산하고 있다.
보고서에 따르면, 화성 시설은 현재 2nm 생산 라인을 위한 장비를 설치 중이며, 2025년 1분기 말까지 월 7,000장의 웨이퍼 생산 능력을 목표로 하고 있다.
업계 내부자는 삼성이 평택 공장 2(S5)에 1.4nm 생산 라인을 설치할 계획이라고 밝혔다. 월간 약 2,000–3,000장의 웨이퍼 생산 능력을 갖출 것으로 예상된다. 그러나 텍사스 테일러에 위치한 삼성 팹의 장비 설치는 수율 관련 문제로 인해 원래 예정된 올해에서 2026년 이후로 연기된 것으로 전해졌다.
인텔: 반도체 거인은 연말까지 실적 반전을 이룰 수 있을까?
11월 26일, 인텔은 애리조나, 뉴멕시코, 오하이오, 오리건에서 12인치 웨이퍼 팹 및 첨단 패키징 프로젝트를 위해 미국 상무부와 최대 78억 6천만 달러의 직접 자금을 지원받기로 합의했다고 발표했다.
또한, 블룸버그는 최근 미국 투자회사 아폴로 글로벌 매니지먼트(APO)가 인텔에 최대 50억 달러를 투자할 계획이라고 보도했다.
올해 초, 6월에 인텔은 아폴로 주도로 한 Fab 34 합작 투자에서 49%의 지분을 매각해 110억 달러의 자금을 조달했다.
인텔은 현재 재정적 어려움을 극복하기 위해 비용 절감 조치를 취하고 있으며, 공장 투자 프로젝트를 지연하거나 축소하는 방안도 포함된다. 이러한 가운데 미국 팹 확장 계획은 계속 진행 중이다.
공정 개발 측면에서 인텔의 로드맵은 상당한 진전을 보여주고 있다. 인텔 7(10nm) 및 인텔 4(7nm)로의 전환이 완료되었으며, 6월에 인텔 3 공정이 계획대로 대량 생산에 들어갔다고 발표했다.
